Страница 286 из 436
СТРУКТУРНАЯ СХЕМА ИС ADSP21ESP202 С ЯДРОМ DSP ADSP-218X
• Интегрированы аналоговые схемы
♦ Двойной программируемый голосовой кодек на 64 kSPS, сигнал/шум 75 дБ
♦ Два аналоговых компаратора
♦ Два источника тока
• Интегрировано заказное ПЗУ
♦ По спецификации заказчика или
♦ Со стандартными функциями Дополнительные возможности
♦ Работа на частоте 49 МГц при напряжении питания 3.3 В
♦ 8 К ОЗУ программ, 8 К ОЗУ данных
♦ 8 К ПЗУ программ
♦ Расширенные прерывания и флаги
♦ Расширенные возможности таймера
• Корпус LQFP со 128 выводами
Рис. 9.25
ADSP-21ESP202 также содержит ППЗУ памяти программ с блоками памяти по 8 Кслов. Analog Devices поставляет микросхемы с несколькими версиями прикладных алгоритмов, заранее записанных в ПЗУ. Продукция Analog Devices также позволяет записывать в ПЗУ программы, разработанные самим пользователем.
Система, показанная на рис. 9.24, имеет в своем составе средства цифровой обработки сигналов с подавлением шума/эхо-сигнала и опознавания речи, кодеки для непосредственного подключения громкоговорителя/микрофона и сотового терминала, энергонезависимую память для хранения программ и баз данных опознавания речи. Семейство ADSP-21ESP202 интегрирует все эти компоненты в одном корпусе, что позволяет создать на одной интегральной схеме дуплексный автомобильный телефонный комплект с голосовой связью. Такой подход предусматривает сокращение на 75 % числа необходимых интегральных схем по сравнению с решениями предыдущего поколения.
Обработка аудиосигналов на персональном компьютере и современные модемы также требуют применения высокопроизводительных кодеков. На рис. 9.26 приведен пример реализации аудиотракта или приемника-передатчика модема на базе кодека AD1819В SoundPort®.
Этот кодек полностью совместим со спецификациями интерфейса АС '97 (Audio Codec '97, Component Specification, Revision 1.03, © 1996, Intel Corporation). Кроме того, AD1819 поддерживает несколько конфигураций кодека (до трех на каждый канал интерфейса АС), последовательный интерфейс с DSP, изменение тактовой частоты, кодирование сигнала и его фильтрацию для модемов, и имеет встроенный преобразователь для трехмерных стереоэффектов Phat™.
Кодек AD1819В предназначен главным образом для высокоскоростного ввода аудиоданных в компьютеры и модемы или для использования в системах цифровой обработки. Главные архитектурные особенности AD1819B — высококачественная входная аналоговая часть, двухканальный 16-разрядный сигма-дельта АЦП, двухканальный 16-разрядный сигма-дельта ЦАП и последовательный порт. Уровень шумов и гармонических искажений не превышает — 90 дБ, тактовая частота может варьироваться в пределах от 7 до 48 кГц.
32-разрядный процессор SHARC от Analog Devices с плавающей точкой демонстрирует высочайшее качество декодирования сигнала Dolby Digital АС-3. Образцовая архитектура цифровой сигнальной обработки, показанная на рис. 9.27, использует сигнальный процессор ADSP-21065L SHARC и интегральную микросхему смешанной обработки AD1836, что обеспечивает низкую цену и высокое качество тракта многоканальной аудиообработки.
Основная область применения включает в себя А/V-ресиверы для домашнего театра и автомобильные аудиосистемы класса high-end. AD 1836 выполняет всю смешанную обработку сигнала с использованием четырех входных каналов АЦП и шести выходных каналов ЦАП. Кодек AD1836 обеспечивает суммарный уровень шумов и гармонических искажений -97 дБ и отношение сигнал/шум 105 дБ, что необходимо для высококачественного аудио. В подобных системах могут использоваться и фиксированные алгоритмы цифровой обработки, однако применение программируемых сигнальных процессоров обеспечивает большую гибкость. Сигнальный процессор может быть запрограммирован для декодирования аудиоформатов MP3, Dolby Digital АС-3, ТНХ, или DTS. С помощью дополнительного программного обеспечения могут быть легко реализованы и другие алгоритмы обработки аудиосигналов.
В сложных цифровых аудиосистемах часто возникает необходимость в распределении сигнала между несколькими процессорами обработки. На рис. 9.28 показан 16-канальный микшер, в котором использовано два ADSP-21160S.
Поток данных от шестнадцати 24-разрядных АЦП поступает на конвертор FPGA. Он преобразует последовательный поток данных от АЦП в параллельный и направляет его на два внешних порта ADSP-21160. Внешний порт на каждом DSP имеет аппаратную поддержку одновременной передачи данных на оба DSP сразу. Контроллеры прямого доступа к памяти DSP получают эти данные и перемещают их по мере необходимости во внутреннюю память. Аппаратная поддержка и контроллеры прямого доступа к памяти снижают сложность архитектуры конвертера FPGA, потому что в этом случае от FPGA требуется только передача данных на шину. То есть отпадает необходимость в арбитраже шины и генерации адресов.
Сигнальные процессоры выполняют самые различные алгоритмы обработки, например микширование, панорамное звучание, регулировку АЧХ и дополнительную обработку типа реверберации или компрессии/экспандирования динамического диапазона. Выходной поток аудиоданных после такой обработки поступает на 24-разрядный стереоЦАП. Эти задачи могут выполняться одновременно, например, один из DSP отвечает за микширование и эффекты, в то время как другой реализует функции эквалайзера. В другом случае на каждый DSP возлагается задача обработки половины каналов. Выбор оптимального алгоритма определяется сложностью необходимой обработки.
Для этого примера видно, что два процессора ADSP-21160S обладают достаточной вычислительной способностью для выполнения различных алгоритмов по 16 каналам с тактовой частотой 48 кГц одновременно. За 20 нс процессорное ядро каждого DSP способно выполнить 2000 инструкций. Если каждый DSP отвечает за половину каналов (8 каналов), то за это время DSP может выполнить 250 инструкций по каждому каналу.
У процессора ADSP-21160 имеются достаточно примитивные инструкции для реализации трехполосного эквалайзера (низкие, средние и высокие частоты), микшера, эффектов задержки, и компрессии по каждому каналу. Перемещение данных в память не требует затрат вычислительных ресурсов, ввиду отсутствия мультизадачности.
Сигма-дельта АЦП с программируемым цифровым фильтром
Большинство сигма-дельта АЦП имеют собственный внутренний цифровой фильтр. Частота среза этого фильтра (и скорость выходного потока данных АЦП) привязана к частоте задающего генератора. AD7725 представляет собой 16-разрядный сигма-дельта АЦП с программируемым внутренним цифровым фильтром. Блок-схема 9.29 показывает, что максимальная частота дискретизации преобразователя составляет 19,2 МГц.
Следующий за преобразователем перестраиваемый фильтр с конечной импульсной характеристикой выполняет прореживание выходных данных преобразователя с коэффициентом децимации 8, снижая скорость выходного потока данных до 2,4 МГц. Отклик перестраиваемого FIR-фильтра также показан на рис. 9.29. На выходе перестраиваемого фильтра расположен программируемый цифровой фильтр. На диаграмме показан типичный отклик для FIR-фильтра низкой частоты с частотой среза 300 кГц.